Declaración de privacidade: a súa privacidade é moi importante para nós. A nosa empresa promete non divulgar a súa información persoal a ningunha expansión con os seus permisos explícitos.
Modelo núm.: NSO4GU3AB
Transporte: Ocean,Air,Express,Land
Tipo de pagamento: L/C,T/T,D/A
Incoterm: FOB,EXW,CIF
4GB 1600MHz 240-pin DDR3 UDIMM
Historia da revisión
Revision No. |
History |
Draft Date |
Remark |
1.0 |
Initial Release |
Apr. 2022 |
|
Táboa de información de pedido
Model |
Density |
Speed |
Organization |
Component Composition |
NS04GU3AB |
4GB |
1600MHz |
512Mx64bit |
DDR3 256Mx8 *16 |
Descrición
Hengstar DDRAM DDDR3 non infundado DDRAM (taxa de datos dobre de dobre taxa de datos Syncronous DRAM de dobre en liña) son módulos de memoria de alta velocidade de alta velocidade que usan dispositivos SDRAM DDR3. NS04GU3AB é un produto DIMM de 512 m x 64 bits de dous rango DDR3-1600 CL11 1,5V SDRAM, baseado en dezaseis compoñentes FBGA de 256 m x 8 bits. O SPD está programado a JEDEC Latency DDR3-1600 Tempo de 11-11-11 a 1,5V. Cada DIMM de 240 pines usa dedos de contacto de ouro. O DIMM sen borros SDRAM está destinado ao uso como memoria principal cando se instalan en sistemas como PCS e estacións de traballo.
características
Subministración de potencia: VDD = 1.5V (1.425V a 1.575V)
VDDQ = 1.5V (1.425V a 1.575V)
800MHz FCK para 1600MB/SEC/PIN
8 Banco interno independente
Latencia CASpramable CAS: 11, 10, 9, 8, 7, 6
Latencia de aditivos inprogramables: 0, CL - 2 ou Cl - 1 reloxo
Pre-Fetch
Lonxitude: 8 (entrelazado sen límite, secuencial con enderezo inicial "000" só), 4 con TCCD = 4 que non permite ler nin escribir sen problemas [nin sobre a marcha usando A12 ou MRS]
BI-DIRECTIONAL DATOS DE DATOS STOBOBO
Calibración Interno (auto); Auto -calibración interna a través do pin ZQ (RZQ: 240 ohm ± 1%)
a terminación de morrer usando o pin ODT
O período de refresco de ASUNAGE 7.8us a inferior ao tcase 85 ° C, 3,9US a 85 ° C <tcase <95 ° C
Restablecer o restablecemento
Forza de unidade de saída de datos axustable
Topoloxía
PCB: altura 1,18 ”(30 mm)
Cumprimento e sen halóxenos
Parámetros de cronometraxe clave
MT/s |
tRCD(ns) |
tRP(ns) |
tRC(ns) |
CL-tRCD-tRP |
DDR3-1600 |
13.125 |
13.125 |
48.125 |
2011/11/11 |
Táboa de enderezos
Configuration |
Refresh count |
Row address |
Device bank address |
Device configuration |
Column Address |
Module rank address |
4GB |
8K |
32K A[14:0] |
8 BA[2:0] |
2Gb (256 Meg x 8) |
1K A[9:0] |
2 S#[1:0] |
Descricións de pin
Symbol |
Type |
Description |
Ax |
Input |
Address inputs: Provide the row address for ACTIVE commands, and the column |
BAx |
Input |
Bank address inputs: Define the device bank to which an ACTIVE, READ, WRITE, or |
CKx, |
Input |
Clock: Differential clock inputs. All control, command, and address input signals are |
CKEx |
Input |
Clock enable: Enables (registered HIGH) and disables (registered LOW) internal circuitry |
DMx |
Input |
Data mask (x8 devices only): DM is an input mask signal for write data. Input data is |
ODTx |
Input |
On-die termination: Enables (registered HIGH) and disables (registered LOW) |
Par_In |
Input |
Parity input: Parity bit for Ax, RAS#, CAS#, and WE#. |
RAS#, |
Input |
Command inputs: RAS#, CAS#, and WE# (along with S#) define the command being |
RESET# |
Input |
Reset: RESET# is an active LOW asychronous input that is connected to each DRAM and |
Sx# |
Input |
Chip select: Enables (registered LOW) and disables (registered HIGH) the command |
SAx |
Input |
Serial address inputs: Used to configure the temperature sensor/SPD EEPROM address |
SCL |
Input |
Serial |
CBx |
I/O |
Check bits: Used for system error detection and correction. |
DQx |
I/O |
Data input/output: Bidirectional data bus. |
DQSx, |
I/O |
Data strobe: Differential data strobes. Output with read data; edge-aligned with read data; |
SDA |
I/O |
Serial |
TDQSx, |
Output |
Redundant data strobe (x8 devices only): TDQS is enabled/disabled via the LOAD |
Err_Out# |
Output (open |
Parity error output: Parity error found on the command and address bus. |
EVENT# |
Output (open |
Temperature event: The EVENT# pin is asserted by the temperature sensor when critical |
VDD |
Supply |
Power supply: 1.35V (1.283–1.45V) backward-compatible to 1.5V (1.425–1.575V). The |
VDDSPD |
Supply |
Temperature sensor/SPD EEPROM power supply: 3.0–3.6V. |
VREFCA |
Supply |
Reference voltage: Control, command, and address VDD/2. |
VREFDQ |
Supply |
Reference voltage: DQ, DM VDD/2. |
VSS |
Supply |
Ground. |
VTT |
Supply |
Termination voltage: Used for control, command, and address VDD/2. |
NC |
– |
No connect: These pins are not connected on the module. |
NF |
– |
No function: These pins are connected within the module, but provide no functionality. |
Notas : A táboa de descrición do pin seguinte é unha lista completa de todos os pinos posibles para todos os módulos DDR3. Todos os pines que figuran poden non ser compatible con este módulo. Vexa as asignacións de PIN para obter información específica deste módulo.
Diagrama de bloques funcional
4GB, módulo 512MX64 (2Rank de x8)
Dimensións do módulo
Vista frontal
Vista frontal
Notas:
1. Todas as dimensións están en milímetros (polgadas); Max/min ou típico (Typ) onde se indica.
2.Tolerancia en todas as dimensións ± 0,15 mm a menos que se especifique o contrario.
3.O diagrama dimensional só é para referencia.
Categorías de produtos : Accesorios de módulos intelixentes industriais
Declaración de privacidade: a súa privacidade é moi importante para nós. A nosa empresa promete non divulgar a súa información persoal a ningunha expansión con os seus permisos explícitos.
Encha máis información para que poida poñerse en contacto contigo máis rápido
Declaración de privacidade: a súa privacidade é moi importante para nós. A nosa empresa promete non divulgar a súa información persoal a ningunha expansión con os seus permisos explícitos.